PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-037591

(43)Date of publication of application: 10.02.1994

(51)Int.Cl.

H03H 17/00 H03H 15/00

H03H 17/02 H04B 3/14

(21)Application number: 04-193969

(71)Applicant: FUJITSU LTD

(22)Date of filing:

21.07.1992

(72)Inventor: TSUNOISHI MITSUO


AWATA YUTAKA KOIZUMI NOBUKAZU KUROSAKI HIROKO

(54) WAVEFORM FORMING FILTER AND WAVEFORM FORMING HIGH-PASS FILTER

(57)Abstract:

PURPOSE: To provide a filter circuit which requires less consumption power with small circuitry by specifying the transfer function in a transversal waveform forming filter.

CONSTITUTION: In a filter 50 forming the solitary wave response so as to control the digital sampling timing in the reception signal processing of a digital subscriber line interface, transfer function H(z) expressed by (z) conversion is made H(z)=1-az-1 (a>1). The transfer function corresponds to the processing adding the waveform multiplying the input signal by a factor (-1/a)to the waveform sent by one cycle of the input signal and multiplying it by a factor -a under consideration of time area by 1-az-1=-a(-1/a+z-1). In short, the waveform whose polarity is reversed in the vicinity one cycle before the maximum value is formed. The filter represented by the transfer function is realized by the two-tap filter operating by the symbol frequency. The circuitry of the filter can be reduced and the consumption power can be reduced.



LEGAL STATUS

[Date of request for examination]

06.06.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3049624

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (II)特許出願公開番号

特開平6-37591

(43)公開日 平成6年(1994)2月10日

(51) Int. Cl. 5 H03H 17/00 15/00 17/02 H04B 3/14		庁内整理番号 7037-5J 7037-5J 7037-5J 8226-5K	FΙ	技術表示箇所
			審	査請求 未請求 請求項の数5 (全9頁)
(21)出願番号	特願平4-1939 平成4年(1992		(71)出願人	000005223 富士通株式会社 神奈川県川崎市中原区上小田中1015番
			(72)発明者	地 角石 光夫 神奈川県川崎市中原区上小田中1015番 地 富士通株式会社内
			(72)発明者	栗田 豊 神奈川県川崎市中原区上小田中1015番 地 富士通株式会社内
		•	(74)代理人	弁理士 背木 朗 (外3名)
				最終頁に続く

(54) 【発明の名称】波形成形フィルタおよび波形成形高域通過フィルタ

(57)【要約】


【目的】 ディジタル加入者線インターフェース装置の 受信部においてサンプリングタイミングの制御が可能な ように孤立波レスポンスの波形を成形するためのフィル 夕に関し、回路規模が小さく、消費電力の少ないフィル 夕回路を提供する。

【構成】 2変換で表現した伝達関数H(Z)がH $(z) = 1 - az^{-1}$ 、ただしa > 1である波形成形フィ


 $H(z) = -1/(1+a) + z^{-1} - a/(1+a)$.

である波形成形高域通過フィルタを使用する。

(a)



(b)



10

20

【特許請求の範囲】

【請求項1】 少なくとも2値からなる多値レベル信号を所定のシンボル周期Tで伝送する伝送路の受信側に設けられた符号間干渉補償器の入力までの孤立波レスポンスの波形をその最大値よりT時間前の近傍において極性が反転するように成形するトランスパーサル形波形成形フィルタであって、2変換で表現した伝達関数H(z)がH(z)=1-az⁻¹、ただしa>1であることを特徴とする波形成形フィルタ。

1

【請求項2】 少なくとも2値からなる多値レベル信号を所定のシンボル周期Tで伝送する伝送路の受信側に設けられた符号間干渉補償器の入力までの孤立波レスポンスの波形をその最大値よりT時間前の近傍において極性が反転するように成形し、かつ、信号の高域成分のみを通過せしめるトランスパーサル形波形成形高域通過フィルタであって、2変換で表現した伝達関数H(2)がH(2)=-1/(1+a)+2⁻¹、ただしa>1であることを特徴とする波形成形高域通過フィルタ。

【請求項3】 トランスパーサルフィルタの全タップ係数が2の軽乗値または2つの2の釋乗値の和または差として表される請求項1または2記載のフィルタ。

【請求項4】 トランスパーサルフィルタの伝達関数H(2)が、

 $H(z) = -0.125 + z^{-1} - 0.875z^{-1}$ である請求項2記載の波形成形高域通過フィルタ。

【請求項5】 トランスパーサルフィルタの伝達関数H(2)が、

H(z) = -0.125+1.125 z ⁻¹ - z ⁻¹ である請求項2記載の波形成形高域通過フィルタ。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、主として既存の電話加入者線であるメタリックのペアケーブルを用いて、高速のディジタルデータを送受双方向に同時または交互に伝送するディジタル加入者線インターフェース装置の受信信号の処理の中で用いられる波形成形フィルタおよび波形成形高域通過フィルタに関し、特に、データのサンプリングタイミングの制御が可能なように受信信号の波形を成形して孤立波レスポンスの波形を成形する波形成形 40フィルタおよびそれに高域通過フィルタの機能を組み込んだ波形成形高域通過フィルタに関する。

[0002]

【従来の技術】 ISDN等のディジタル通信網の普及を図るため、音声帯域信号の伝送に用いられている既存のメタリックのペアケーブルを用いて高速のディジタルデータを伝送するディジタル加入者線伝送方式が開発されている。この場合、加入者線間の距離の違いによる伝送損の変動、通過帯域の制限および既存の加入者線に存在する先端開放のブリッジタップ(BT)による反射等を50

原因とする符号間干渉歪みに対処する必要がある。また、伝送方式としては、送倡と受信を時分割で交互に行なういわゆるピンポン伝送方式と、ハイブリッド回路およびエコーキャンセラを使用して、送倡と受信を同時に行なうエコーキャンセラ方式とが開発されている。

【0003】図6はこのうちエコーキャンセラ方式が採 用された従来のディジタル加入者線インターフェース装 置の概略構成を表わすブロック図である。図6におい て、加入者線10を経て受信された受信信号は、2線-4線変換のためのハイブリッド12を経てオーバーサン プリングA/D変換器14でディジタル信号に変換さ れ、波形成形フィルタ16、髙域通過フィルタ18を経 て、減算器20において送信データからエコーキャンセ ラ22で生成された擬似エコーを減算することにより、 ハイブリッド回路12における送信信号の廻り込み分が 除去され、AGC回路24において伝送路の減衰特性が 補正され、判定帰還等化器(DFE)26において符号 間干渉歪が除去されるとともに、例えば±1, ±3の4 値が判定されて出力される。判定帰還等化器26で算出 された係数の一部はタイミング制御部28のタイミング 制御に使用される。オーバーサンプリングA/D変換器 14としては、ΔΣ変換器27およびデシメーションフ ィルタ29縦続接続が使用される。

【0004】波形成形フィルタ16については後述す る。高域通過フィルタ18はエコーキャンセラ22のタ ップ数を減らして回路を簡単にするために設けられてい る。ハイプリッド回路12からライン方向をみたインピ ーダンス特性は理想的でないため、ハイブリッド回路 1 2 において送信信号が受信側に廻り込んでエコーを発生 30 する。このエコー成分の消去のためにエコーキャンセラ 22が設けられるのであるが、その規模を表わす指標と なるタップ数はエコーの孤立波レスポンスの持続時間に よって決まる。ディジタル加入者線インターフェース装 置にはハイブリッド回路12としてハイブリッドトラン スまたはそれと類似の2線4線変換器が使用されるが、 それらはカットオフ周波数が数100Hz以下の高域通過 フィルタと等価であるため、そのエコーの孤立波レスポ ンスは極めてゆっくりと減衰する波形となり、例えば8 0kHz のシンボル周波数に対して100~200タップ を有する大規模なエコーキャンセラが必要である。そこ で、もっと高いカットオフ周波数をもつ高域通過フィル タ18で低周波成分を除去することにより、エコーの減 衰を早くし、エコーキャンセラのタップ数を20~30 程度にすることが行なわれる。なお、この高域通過フィ ルタ18としては、図6に示されるように1サンプル周 期離れたサンプル間の差をとるという、伝達関数(1-2 ')を有する簡単なものが使用される。

【0005】判定帰還等化器26は図7に示すような構成である。 滅算器30の出力を判定器32で判定して±1,±3の判定結果として出力し、滅算器34で判定の

前後の差をとって判定誤差とする。この判定誤差と判定結果を1シンポル分の遅延時間下を有する複数の遅延器36の縦統接統で遅延させた信号とから係数演算回路38で係数C-1, Co, C1, …C。を演算し、そのうちC1, …C。(ポストカーソル値)を係数とする乗算器40で判定結果の遅延信号を乗算し、加算器42で加算して帰還信号とし、減算器30で入力信号から帰還信号を減算して判定器32の入力とする。係数演算回路38における係数の演算には、例えば周知のLMS(Least mean square)アルゴリズムが使用される。

【0006】係数演算回路38において係数C.,, C., …C. が収束したとき、それらは、判定帰還等化器26の入力までの伝送路の孤立波レスポンスのサンプル値に相当する。これらのうちポストカーソル値C., …C. を遅延信号に乗算して重ね合わせることにより、後方への符号間干渉歪波が生成され、減算器30でそれが除去されるのである。一方、係数C.,, C. はそれぞれプリカーソル値、メインカーソル値と呼ばれ、それらの時刻はそれぞれプリカーソル、メインカーソルと呼ばれる。プリカーソル値C.,は、以下に述べるようにタイミング制御部28におけるタイミング制御に用いられる。

【0007】波形成形フィルタ16がないとき、判定帰還等化器26の入力までの伝送路の孤立波レスポンスは図8(a)の様である。そこで、波形成形フィルタ16を挿入することによって、図8(b)に示すようにプリカーソル付近すなわち、孤立波レスポンス振幅が最大となるメインカーソルから1サンプル前のプリカーソルにおいて負から正へ変化する特性にする。こうしておいて、判定帰還等化器26において算出されるプリカーソル値C、が負ならサンプルタイミングを遅らせ、正なら進ませる制御がタイミング制御部28で行なわれ、この様にして制御されたクロックが動作クロックとして各ユニットで使用されるのである。

[0008]

【発明が解決しようとする課題】 波形成形のために、従来は 7 ~ 9 タップ程度のトランスパーサルフィルタが使われ、前記のような波形成形を完全に行なうにはシンボル周波数で動作するのでなく、その 2 倍または 3 倍の周波数で動作する必要があると考えられていた。 普通に考えれば、前記のような波形成形を完全に行なうには受信信号のシンボル周期毎の振幅を制御するだけでは限界があり、その中間点またはシンボル周期を 3 等分した点の振幅も制御する必要があると考えられるからである。

【0009】このため従来はA/D変換器14のデシメーションフィルタ29の出力の周波数もシンボル周波数の2倍または3倍である必要があった。ここでデシメーションフィルタ29はΔΣ変換器27においてA/D変換出力の周波数の200倍近くという高周波数で1ピット量子化されたものの高域成分を除去することによって50

多値化したディジタル値を得るためのフィルタであり、 それ自体もA/D変換出力の周波数の200倍近くの周 波数で動作する必要があり、その規模も約300タップ という大規模なトランスパーサルフィルタであるため、 専用のハードウエァで構成されていた。一般にディジタ ルトランスパーサルフィルタのハードウエァ規模は入力 データの周波数と出力データの周波数とタップ数の積と 強い相関があり、積が大きくなると規模も大きくなる。 従ってデシメーションフィルタ29の出力データの繰り 10 返し周波数がシンボル周波数の2倍または3倍でなけれ ばならないということはデシメーションフィルタの規模 縮小を図るのを難しくしていた。またデシメーションフ ィルタの出力データの繰り返し周波数が大きいことはフ ィルタを髙速で動作させることであり、ハードウェアの 多重使用が困難になり、その実質的な回路規模が増大す るばかりでなく、消費電力も増大するという問題にも繋

【0010】また従来では、デシメーションフィルタ2 9 自身に波形成形機能を持たせることも行なわれてい た。デシメーションフィルタに波形成形機能をもたせる とそのフィルタ規模は大きくなり、少なくとも600タ ップ程度のトランスパーサルフィルタになるが、出力周 期は図6の従来例とは異なり、シンポル周波数で済むた めに回路の多重使用を考慮した実際のハードウェアの大 きさは図6の従来例のデシメーションフィルタと同一で 済む。この結果、図6の例の場合必要であった波形成形 フィルタ16が不要になり、回路規模がその分小さくな る。しかしこの場合にはデシメーションフィルタのタッ プ係数が複雑な数字になり、タップ係数をランダムロジ ックを使って発生することが難しくなり、タップ係数を 格納するためのROMが必要になる。ROMを使うとそ の消費電力はランダムロジックを使う場合に比べて、か なり大きくなり、トータルとして期待したほどの回路規 模の縮小、低消費電力化の効果が得られないという問題 があった。

【0011】したがって本発明の第1の目的は、上記の問題を克服して、回路規模が小さく、消費電力も少ないディジタル加入者線インターフェース装置のフィルタ回路を提供することにある。本発明の第2の目的は上記の波形成形機能とともにエコーキャンセラのタップ数削減のための高域通過機能を有する波形成形高域通過フィルタを提供することにある。

[0012]

【課題を解決するための手段】前述の目的を達成する本発明の波形成形フィルタは、少なくとも2値からなる多値レベル信号を所定のシンボル周期Tで伝送する伝送路の受信側に設けられた符号間干渉補償器の入力までの孤立波レスポンスの波形をその最大値よりT時間前の近傍において極性が反転するように成形するトランスパーサル形波形成形フィルタであって、2変換で表現した伝達

5

関数H(z)が

 $H(z) = 1 - az^{-1}, \ \hbar c \ ba > 1$ であることを特徴とするものである。

【0013】また、本発明の波形成形高域通過フィルタ は、少なくとも2値からなる多値レベル信号を所定のシ ンポル周期Tで伝送する伝送路の受信側に設けられた符 号間干渉補償器の入力までの孤立波レスポンスの波形を その最大値よりT時間前の近傍において極性が反転する ように成形し、かつ、信号の高域成分のみを通過せしめ るトランスパーサル形波形成形高域通過フィルタであっ て、z変換で表現した伝達関数H(z)がH(z)=- $1/(1+a) + z'' - a/(1+a) \cdot z''$, ただし a>1であることを特徴とするものである。

[0014]

【作用】伝達関数H (z) が1-az⁻¹であるというこ とは、1-az⁻¹=-a(-1/a+z⁻¹)より、時間 域で考えると、上記伝達関数は入力信号を (-1/a) 倍した波形を入力信号を信号の1周期Tだけ後に遅らせ た波形に加え(-a)倍する処理に相当する。すなわ ち、成形前の孤立波レスポンスが図1 (a) に実線で示 20 すような波形であるとすると、その(-1/a)倍した

となり、この伝達関数を有するフィルタは前述の波形成 形機能と高域通過機能を併せ持つ3タップのトランスバ ーサルフィルタとなる。

[0016]

【実施例】図2は本発明の一実施例である波形成形フィ ルタ50が使用されたエコーキャンセラ方式のディジタ ル加入者線インターフェース装置のプロック線図であ る。波形成形フィルタ50として伝達関数

のものが使用されている点を除けば図6と同一である。 【0017】aの値としては、前述のように、aの値が 1に近いと極性が反転する位置のずれが大きくなり、ま た、ポストカーソル値 C . , C . … C . がメインカーソ ル値C。の1/2以上となって判定帰還等化器26にお ける等化が困難になる。また、aが大き過ぎると1/a の値が小さくなるので極性反転効果が小さくなり、波形 成形前のプリカーソル値 C.1 (図8 (a) 参照) が大き い伝送路では極性反転が得られなくなりタイミング抽出 40 H(z')=(1-az')(1-z') ができなくなる。したがって、適用される伝送路の特性 に応じて、1よりも充分に大きく、かつ、プリカーソル 付近での符号反転が生じる値を適宜選択する。例えば、 米国標準規格にある16通りの伝送路の状態について、

 $H(z^{-1}) = -1/(1+a) + z^{-1} - a(1+a) z^{-t} \cdots (3)$

となる。これをブロック線図で表わすと、図3(b)の ように3タップのトランスパーサルフィルタの構成とな る。

【0020】(3)式のaの値として3,7,15…の ように(1+a)が4,8,16と2の羃乗数になるよ 50 値演算ブロック(ALU)を使って数ステップで処理で

波形は図1(a)に破線で示すような波形となり、両者 を合成すると、図1(b)のようになり、最大値より1 周期前の近傍において極性が反転するような波形に成形 される。なお、(-1/a)倍については全体のゲイン が変わるのみで孤立波レスポンスの波形への影響はな い。また、極性が反転する点は1周期前よりも多少最大 値側(メインカーソル側)へ寄ることになり、aが1に 近い程それが著しいが、aの値を1よりも充分に大きい 値にとればそのずれは小さく、この点を基準としてサン 10 プルタイミングを制御しても、波形等化および値の判別 の処理には支障はない。

【0015】上記の伝達関数で表わされるフィルタはシ ンポル周波数で動く2タップのフィルタで実現すること ができ、従来方式と較べて著しく簡略化することができ る。また、前述のように波形成形フィルタの後段に設け られる高域通過フィルタは1-2 の伝達関数を有して いる。したがってこれとの合成関数H(z)は

 $H(z) = (1 - a z^{-1}) (1 - z^{-1})$ $= 1 - (1 + a) z^{-1} + a z^{-1}$

となり、H (z) × (-1/(1+a))を改めてH (z) とおくと、

 $H(z) = -1/(1+a) + z^{-1} - a/(1+a) \cdot z^{-1}$

自装置のハイブリッドトランス12、デシメーションフ ィルタ29等の特性を含めた計算機シミュレーションを 行って16通りの孤立波レスポンスを計算し、全体とし てタイミング抽出や判定帰還等化器26による等化が容 易かどうかをみて適切なaの値を決定する。

【0018】前述したように、高域通過フィルタ18に は伝達関数

 $30 \quad 1 - z^{-1} \cdots (2)$

のものが使用されている。波形成形フィルタ50と高域 通過フィルタ18とを図3(a)に表わすようにそれぞ れ別なプロックとして、縦続接続して用いても良いが、 これらのフィルタは共にシンボル周波数で動作するトラ ンスパーサルフィルタであるから、1つのフィルタとし て動作させる方が効率的である。

【0019】合成関数をもつフィルタを波形成形高域通 過フィルタと呼ぶこととすると、その伝達関数H (z⁻¹) は次式で表わされる。

 $= 1 - (1 + a) z^{-1} + a z^{-1}$

定数を掛けることは全体のゲインを変えることに相当す るのみであるから-1/(1+a)を掛けたものを改め てH (z '') とおくと、

うに設定すれば、-1/(1+a)は2の羃乗数とな a = a / (1 + a) = 1 - 1 / (1 + a) a = 1 - 1 / (1 + a)- a/(1+a) も2の冪乗数の差として表されるか ら、このフィルタの演算は加算器とシフターからなる数

次式となる。

7

きる。

【0021】具体例としてa=7としたとき伝達関数は

H
$$(z^{-1}) = -0.125 + z^{-1} - 0.875z^{-1} \cdots (4)$$

= $-2^{-1} + z^{-1} + (2^{-1} - 1)z^{-1} \cdots (5)$

(4) の伝達関数をもつフィルタの出力での孤立波レス ポンスの例を図4に示す。この図を見ると、信号のピー クとなる時刻のほぼ1周期前の時刻に信号の振幅は負か ら正に変化しており、プリカーソル点での特性をタイミ ング制御に用いることができることを示している。

[0022]a = 70c [0022]a = 70cのタップ係数は(5)式のような2の釋定数の組み合わ せで表わされるので、(4)式で表わされるフィルタの 処理を図5に示すような2入力加算器52とシフタ54 からなるALU(演算ユニット)56を使用して行なう 場合、次の4ステップの処理で終了する。

① 最新の入力データの極性を反転して3ピット右シフ トして零に加算する。

【0023】② 上記の加算結果に1周期前の入力デー 夕を加算する。

③ 上記の加算結果に2周期前の入力データを反転して 20 加算する。

 $H(z^{-1}) = -0.1875 + z^{-1} - 0.8125z^{-1}$ $= - (0.125 + 0.0625) + z^{-1} - (1 - 0.125 -$

等を用いることも多少処理数が増えることを許せば可能 である。(3)式に於いてa=8としたとき、伝達関数

は次式となる。

[0025]

[0026]

 $H(z^{-1}) = -1/9 + z^{-1} - 8/9 z^{-1}$ $= -1 + 9 z^{-1} - 8 z^{-1}$ $H(z^{-1}) = -0.125 + 1.125z^{-1} - z^{-1} \cdots (7)$

0. 0625) z^{-1} ... (6)

高域通過フィルタであることは明らかである。

【0027】なお、ポストカーソルにおける孤立波レス ポンスの振幅はメインカーソルの1/2以下の振幅であ ることが望ましく、そうなるようにaの値を大きくとる 必要がある。しかし伝送路によっては、極性反転のため に1に近いaの値を使わざるを得ず、そのためポストカ ーソルの値がメインカーソルの1/2以上になるような 場合がある。このときはさらに伝達関数

 $1 - (1/a) z^{-1}$

を有するフィルタを縦続接続すれば、ポストカーソルの 40 ける孤立波レスポンスの一例を表わす図である。 値を確実に1/2以下にすることができる。

[0028]

【発明の効果】本発明をディジタル加入者線伝送インタ ーフェース装置に適用することにより、デシメーション フィルタの出力周期がシンボル周波数でよくなるので、 デシメーションフィルタの回路規模を縮小することが可 能となる。また、デシメーションフィルタに波形成形機 能を持たせる必要がないので、デシメーションフィルタ のタップ係数の発生回路を簡単なランダムロジックを使 って構成することができ、ROMを使って係数を発生す 50 14…オーバーサンプリングA/D変換器

◆ 上記の加算結果に2周期前の入力データを3 b i t 右シフトして加算する。

なお、上記の処理において①、②の処理の代わりに「1 周期前の入力データに、最新の入力データを反転して3 bit 右シフトして加算する」を用いてもよい。

【0024】図5に示したALU56は、設定されたシ フト数に応じてレジスタAに設定された値をシフタ54 にてシフトし、レジスタBに設定された値を加算器52 で加算して出カレジスタ62へ出力するもので、エコー キャンセラ22等の他の処理においても共用される。他 の処理の都合上、ALUとしてさらに複雑な3入力加算 器を使わざるを得ないときには、-0.875の掛け算 は1回の処理で可能になることは明らかであり、(3) 式のaの値として例えば4.3333としたフィルタ 関数である。

(7) 式も演算処理量が(4) 式と同じである波形成形 30 る場合にくらべて消費電力を大幅に減らすことが可能に なる.

【図面の簡単な説明】

【図1】本発明の作用を説明するための図である。

【図2】本発明の一実施例である波形成形フィルタが使 用されたデジタル加入者線インターフェース装置のプロ ック図である。

【図3】本発明の波形成形フィルタおよび波形成形高域 通過フィルタの構成を表わすプロック線図である。

【図4】(4)式の伝達関数をもつフィルタの出力にお

【図5】本発明のフィルタの演算において使用されるA LUの構成を表わす図である。

【図6】従来のデジタル加入者線インターフェース装置 を表わす図である。

【図7】判定帰還等化器の構成を表わすプロック線図で ある。

【図8】波形成形を説明するための図である。

【符号の説明】

12…ハイブリッド

16,50…波形成形フィルタ

18…高域通過フィルタ


(a)

1

22…エコーキャンセラ

26…判定帰還等化器


【図1】







【図3】

(a)







【図2】









【図5】









フロントページの続き

(72)発明者 小泉 伸和

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内

(72)発明者 黒▲崎▼ 裕子

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内